

Plan de cours



ELE8307 - Prototypage rapide de systèmes numériques

Département génie électrique
Hiver 2020

3 Crédits
(3 - 3 - 3)

Version du 7 janvier 2020

1. Informations générales

Professeur : Jean Pierre David
Téléphone : 340 4711 poste 2009
Courriel : JPDavid@polymtl.ca
Consultation : sur rendez-vous
Local : M-5027

Site WEB : <http://www.cours.polymtl.ca/ele8307>

2. Description du cours

Prototypage rapide de systèmes numériques sur des plateformes matérielles à base de circuits programmables. Architecture des circuits programmables avancés, en particulier les *FPGA* (*Field Programmable Gate Array*). Méthodologies pour le prototypage rapide de systèmes numériques : synthèse depuis des langages de haut niveau, systèmes mixtes (matériel – logiciel) possiblement multiprocesseurs, spécialisation de microprocesseur, utilisation de modules numériques pré-conçus «IP-Cores» (*Intellectual Property*), conception de modules matériels (langage VHDL ou Verilog). Logiciels dédiés pour le prototypage rapide de systèmes numériques : description, simulation, synthèse, vérification et programmation de circuits. Conception et réalisation personnelle d'un système numérique intégré sur une seule puce. Optimisation des performances (compromis taille / vitesse).

3. Objectifs généraux du cours

Au terme de ce cours, l'étudiant sera capable de :

1. connaître et comprendre les mécanismes de fonctionnement et les enjeux liés à des implantations de types :
 - processeur (éventuellement en réseau)
 - processeur configurable (avec des instructions spécialisées définies par l'utilisateur)
 - mixte logiciel/matériel
 - purement matériel... dans le contexte de la conception de prototypes de systèmes numériques complexes sur une plate-forme de prototypage rapide de type FPGA.
2. concevoir et implanter des prototypes de systèmes numériques relativement complexes sur une plate-forme de prototypage rapide de type FPGA. La démarche pédagogique consistera, entre autre, à utiliser un projet éducatif permettant d'illustrer les aspects théoriques du cours. Dans un second temps, les étudiants devront utiliser ce savoir faire pour réaliser leur propre projet.
3. gérer la réalité d'un système numérique qui doit fonctionner non seulement « en théorie » (en simulation), mais encore dans le concret de la réalisation d'un prototype.

Objectifs généraux des laboratoires

Au terme de ces laboratoires, l'étudiant aura :

1. développé des habiletés dans l'utilisation des outils de conception et de vérification de systèmes mixtes logiciel/matériel sur une plate-forme de prototypage rapide de type FPGA.
2. développé ou amélioré sa maîtrise des langages de conception et de vérification utilisés pour la description de systèmes mixtes logiciel/matériel. Typiquement, et sans restreindre l'éventail possible des langages, les étudiants auront à maîtriser les langages C/C++ et VHDL.
3. compris le lien entre les architectures utilisées, les langages (avec leurs diverses structures) pour les décrire et les performances obtenues. Typiquement, les étudiants devront faire le lien entre le langage C/C++, le langage d'assemblage, le jeu d'instructions d'un processeur, la description VHDL d'un circuit, sa transformation au niveau RTL et finalement les ressources programmées dans le FPGA.

Objectifs généraux du projet

Au terme du projet, l'étudiant sera capable de :

1. gérer toutes les étapes de la conception d'un prototype de système numérique (logiciel/matériel) depuis la spécification jusqu'au produit fonctionnel, habileté qui sera directement utilisable en entreprise.
2. optimiser les performances d'un système sous certaines contraintes. Typiquement, le projet aura une complexité bien supérieure à ce qui est réalisable avec un seul processeur mais inférieure à une approche exclusivement matérielle. Les étudiants devront alors trouver le meilleur compromis entre les performances requises, le temps de développement et le coût du système.
3. travailler en équipe. Typiquement, les projets se feront par équipe de 3 ou 4 étudiants.

4. Structure du cours

Introduction Présentation du cours Évaluation préliminaire des compétences Présentation du projet éducatif qui supporte la partie théorique du cours	3H
Chapitre 1 : La technologie FPGA Architecture et fonctionnement des FPGA de diverses technologies Étude approfondie d'une carte de prototypage en particulier et de sa technologie	3H
Chapitre 2 : Les microprocesseurs configurables Rappel sur les microcontrôleurs/microprocesseurs Architecture d'un système à microprocesseur(s) Les instructions spécialisées et leur utilisation	3H
Chapitre 3 : Introduction à la conception de systèmes numériques complexes Introduction au prototypage sur FPGA Conception de systèmes numériques complexes - Purement logiciel (éventuellement en réseau) - Avec un processeur configurable - Mixte logiciel – matériel (coprocesseur configurable) - Purement matériel - Notions de synthèse numérique et de compilation.	3H
Chapitre 4 : De la bonne utilisation des langages de description de matériel (HDL) Dualité circuit/description comportementale Architecture des systèmes numériques et leur description Machines de Moore – Mealy et leur interconnexion Machines algorithmiques (ASM) Les erreurs à éviter	3H
Chapitre 5 : La vérification et le plan de test Spécification d'un système Techniques de débogage d'un système mixte logiciel/matériel Conception de banc d'essai Plan de test	3H
Contrôle périodique	3H
Projet Solution purement logicielle Profilage et exploration architecturale Conception et implantation de l'architecture du système (logiciel/matériel) Test et validation	18H

5. Structure des laboratoires (contenu et heures)

Laboratoire #1	Introduction au logiciel de conception matériel/logiciel et à la plateforme de développement FPGA. VHDL, modélisation, compilation, simulation, assignation des broches, placement routage, programmation de circuits sur la carte de prototypage et débogage.	3H
Laboratoire #2	Conception d'un système sur puce	3H
Laboratoire #3	Spécialisation du processeur	3H
Laboratoire #4	Conception de matériel dédié	3H
Laboratoire #5	Système multiprocesseurs	3H
Projet	Solution purement logicielle Conception et implantation de l'architecture du système (logiciel/matériel) Test et validation	21H

Les laboratoires seront réalisés en équipe de 2 étudiants. Les comptes-rendus de laboratoires doivent être rédigés par ordinateur et sont à remettre électroniquement (pdf), **au plus tard juste avant la séance du laboratoire suivant**. Une évaluation orale, lors de la remise du compte-rendu, permettra à chaque étudiant de démontrer qu'il maîtrise correctement les concepts étudiés au laboratoire précédent.

Chaque compte rendu aura la structure suivante :

Identification (nom, prénom et matricule de chaque étudiant)

Introduction (objectifs du laboratoire)

Résultats (et/ou problèmes et difficultés rencontrés)

Conclusion (apprentissages réalisés, suggestions pour améliorer les laboratoires)

Annexes contenant tous les codes source (dans un fichier zip séparé)

6. Projet

Formation des équipes

Sauf exception, les équipes de projet seront formées de 3 ou 4 étudiants. Les étudiants peuvent suggérer des constitutions d'équipes. Si nécessaire, le responsable du cours pourrait intervenir en début de projet ou même pendant le projet pour modifier la constitution des équipes.

Répartition des tâches

Les membres de l'équipe devront se répartir les différentes tâches associées au projet. Un des membres sera identifié comme responsable d'équipe et aura comme responsabilité particulière de gérer le bon déroulement du projet jusqu'à son achèvement, en particulier les communications au sein de l'équipe et avec les enseignants.

Revue de projet

Chaque semaine, le professeur rencontrera les équipes lors de la revue de projet. Ces rencontres auront lieu selon l'horaire du cours. L'objectif de cette revue est de faire le point sur l'avancement du projet. Les responsables d'équipe devront faire état de l'avancement du projet, du suivi de la planification des tâches, des difficultés rencontrées dans la réalisation du projet et des solutions envisagées. **Tous les membres de l'équipe doivent être présents.** Les membres de l'équipe s'autoévalueront pour leur travail de la semaine afin de s'assurer que la charge de travail est correctement répartie et dûment réalisée. En cas de déséquilibre notoire, une cote individuelle sera attribuée à chaque membre de l'équipe au meilleur jugement du responsable du cours.

Rapport d'étape (10 points)

Le rapport d'étape devra faire état de l'avancement du projet. L'application doit être décomposée en un graphe de tâches et sous-tâches profilées de sorte que l'incidence de chaque tâche et sous tâche sur le temps total soit très explicite.

Forts de cette analyse, vous proposerez une architecture générale optimisée pour laquelle les tâches ont été accélérées. Outre la description de cette architecture, on s'attend à ce que pour chaque tâche, vous donniez :

1. Si elle est réalisée en logiciel ou en matériel (ou mixte)
2. Des résultats de simulation des parties logicielles
3. Le code source des ASM (machines à états algorithmiques) des parties matérielles
4. Les procédures de test/vérification qui seront utilisées pour la validation
5. Une preuve que si toutes les accélérations locales sont atteintes, l'application au complet atteindra une vitesse de fonctionnement donnée.

Pondération :

1) Analyse des temps : **2 points**

- a) Les temps les plus significatifs sont bien repris
- b) Leurs influences sur les diverses fonctions sont bien montrées sous forme de graphe de dépendance

2) Accélérations proposées : **4 points**

- a) Les accélérations sont pertinentes et bien décrites pour chaque tâche
- b) Les accélérations matérielles sont réalistes et démontrées
- c) Les accélérations logicielles ont été testées
- d) Preuve est faite que si toutes les accélérations individuelles sont atteintes, la vitesse finale est atteinte.

3) Architecture et ASMs : **2 points**

- a) L'architecture générale est réaliste et bien décrite.
- b) Tous les ASMs sont décrits et corrects.

4) Plan de test : **1 point**

Les plans de test sont réalistes et suffisants

5) Qualité de la présentation : **1 point**

Le document est professionnel.

La présentation Finale (20 points)

Sous forme de diaporama « Powerpoint », elle dure 15 minutes. Chacun doit participer. La présentation sera de type « technico-commerciale », c'est-à-dire que vous vous adressez à un public de spécialistes (typiquement des ingénieurs) mais votre but est de vendre votre produit. Vous devez donc :

- Vanter les mérites de votre approche :
 - Performance (**3 points**)
 - Vérification : montrez que votre système a été suffisamment testé (**3 points**)
- Mentionnez également les faiblesses connues et donnez des pistes d'améliorations (**2 points**)
- La qualité graphique de la présentation sera aussi évaluée (**2 points**)

10 points sont attribués à la qualité de la démonstration.

À la fin des présentations, chaque étudiant devra « acheter » un produit parmi ceux proposés par les équipes concurrentes et justifier pourquoi.

Le rapport final (20 points)

Votre but est de convaincre que vous maîtrisez parfaitement tous les concepts vus au cours en les ayant appliqués dans votre projet. Outre l'introduction et la conclusion, le rapport doit comprendre deux grandes parties :

- 1) Une description générale de votre architecture et une mise en valeur de ses parties les plus ingénieuses et/ou performantes (**4 points**). Vous décrirez aussi :
 - a. les modifications que vous avez du apporter à votre première spécification et pourquoi.
 - b. Les implémentations originales et celles que vous avez réutilisées (**en citant les sources**).
- 2) Une documentation technique qui doit permettre à quelqu'un de s'approprier votre projet et d'y faire des modifications aisément (**4 points**). On y trouvera notamment :
 - a. Les algorithmes utilisés.
 - b. Les ASM et leur fonctionnement (avec un niveau de détail suffisant, variable selon la complexité). Vous donnerez également leur chemin de données.
 - c. Les instructions spécialisées.

Dans la conclusion (**2 points**), vous mentionnerez notamment :

- Les apprentissages que vous avez réalisés et jugerez de leur pertinence.
- Les problèmes rencontrés qui vous ont fait perdre du temps inutilement.
- Toutes suggestions pour améliorer le cours et le projet.
- Si vous autorisez le prof à réutiliser votre travail.

10 points sont attribués à la qualité de l'architecture développée.

Les rapports finaux sont à déposer dans le casier prévu pour la remise des devoirs (local M-5405). Il ne faut pas oublier de mettre le sigle et le titre du cours. Il est impératif de respecter la date limite de remise du rapport (-1 pt / jour de retard).

7. Agenda des cours

Cours	Sujet
C1	Présentation – Evaluation - La conception de systèmes
C2	La technologie FPGA
C3	Le microprocesseur NIOS II
C4	Conception de systèmes numériques complexes
C5	De la bonne utilisation du VHDL
C6	Vérification et plan de test

8. Agenda des laboratoires et du projet

Lab	Sujet
L1	Introduction au logiciel QUARTUS et à la DE-2
L2	Conception d'un « System On Chip » sur la carte DE-2
L3	Spécialisation du processeur NIOS II
L4	Conception de matériel dédié
L5	Système multiprocesseur

9. Évaluation

Description	Remise	Pondération (%)
Compte rendu LAB1	L2	6
Compte rendu LAB2	L3	6
Compte rendu LAB3	L4	6
Compte rendu LAB4	L5	6
Compte rendu LAB5	P1	6
Contrôle	25 février	20
Rapport d'étape	24 mars	10
Présentation du projet final	14 avril	20
Rapport final	17 avril	20

10. Calendrier général

HIVER 2020

Calendrier de l'alternance des laboratoires du baccalauréat

DIMANCHE	LUNDI	MARDI	MERCREDI	JEUDI	VENDREDI	SAMEDI
5 JANVIER	6	7	8 Début des cours B1	9 B1	10 B1	11
12	13 B1	14 C1 B1	15 L1 B2	16 B2	17 B2	18
19	20 B2	21 C2 B2	22 L2 B1	23 B1	24 B1	25
26 FÉVRIER	27 B1	28 C3 B1	29 L3 B2	30 B2	31 B2	1
2	3 B2	4 C4 B2	5 L4 B1	6 B1	7 B1	8
9	10 B1	11 C5 B1	12 L5 B2	13 B2	14 B2	15
16	17 B2	18 C6 B2	19 P1 B1	20 B1	21 B1	22
23	24 B1	25 Intra B1	26 P2 B2	27 B2	28 B2	29
1 MARS	2	3	4	5	6	7
PÉRIODE DE RELÂCHE						
8	9 B2	10 P3 B2	11 P4 B1	12 B1	13 B1	14
15	16 B1	17 P5 B1	18 P6 B2	19 B2	20 B2	21
22	23 B2	24 P7 (étape) B2	25 P8 B1	26 B1	27 B1	28
29 AVRIL	30 B1	31 P9 B1	1 P10 B2	2 B2	3 B2	4
5	6 B2	7 P11 B2	8 P12 B1	9 B1	10	11
12	13	14 P13 (démonstration) B1	15 Journée de lundi B1	16 Journée de vendredi B1	17 Projets intégrateurs	18

Référence principale:

Sunggu Lee, « Design of Computers and Other Complex Digital Devices », Prentice Hall, 2000, ISBN 978-0130402677

Autre référence:

Scott Hauck, André DeHon, « Reconfigurable Computing », Elsevier, 2007, ISBN 978-0123705228